Overview
  基于FPGA视频局部图像任意比例缩放架构程序部分采用Verilog语言编写实现,FPGA芯片选择Altera公司的EP2C70F896C6N型号,其包含68416个逻辑单元和1,152,000 bits存储容量。设计资源的使用如表1所示:原始局部图像分辨率为和,如图1(a),(b)中左边图像所示;目标图像分辨率为和,如图1(a),(b)中右边图像所示。
目标图像分辨率

资源消耗

Total logic elements Total memory bits Embedded Multiplier 9-bit elements (300)
9,678(14%) 207,808(18%) 18(6%)
4,745(7%) 217,148(19%) 21(7%)

表1 设计资源使用

scaling

图1 实验结果

  实验结果如图4所示,来自摄像机的视频局部图像被放大或者缩小然后在VGA上显示。VGA的分辨率为,可以看出本设计工作良好并能在显示器上高质量的显示缩放后的视频图像。证明了本文的架构在功能和时序上的正确性。

做自己擅长的事,互惠共赢 !欢迎合作洽谈!